射频集成电路设计 (RFIC Design) 是一项高度复杂且具有挑战性的工作，涉及多领域的技术，包括但不限于：微波工程、电磁学、电路设计仿真等。而设计者需要跨学科知识，将其融合到电路设计中，才能实现高性能的射频芯片。 RFIC 设计通常基于一系列射频 IP 电路，如：

• 功率放大器（PA）
• 低噪声放大器（LNA）
• 压控震荡器（VCO）

这些射频 IP 电路不仅包含有源电路（含晶体管的电路部分），也包含大量无源部分，如：

• 电感
• 变压器
• 匹配电路

无源部分通常被用来作为单端和差分信号转化电路，输入阻抗或者输出阻抗的匹配等，在射频设计中起到非常关键的作用。传统射频电路设计既要设计优化有源电路，也要精准设计无源器件和电路。因此整个设计流程极度依赖于设计者的经验，并需要反复仿真迭代，耗时费力。

冉谱 ICProphet 公司的 RFIC-GPT ，是一款射频芯片的设计智能体。它根据设计者所需要达到的电学指标（如电感的 Q / L、变压器 / Balun 的 Q / L / k；匹配电路的匹配度 S11 / 插损 IL；PA 的 Gain, OP1dB 等），利用 AI 算法和技术，在秒级时间内生成满足指标的射频器件和电路的 GDSII 或原理图，供使用者可以在 RFIC 设计中直接应用生成结果，准确度95%+。RFIC-GPT 最大的特点是能协助射频设计者快速找到最优设计点、大幅度减少迭代次数。目前已有多款应用 RFIC-GPT 的设计流片成功。目前支持：

• 无源器件/电路：电感 、变压器 、匹配电路 、宽频多值匹配
• 有源电路：功率放大器（PA）、低噪声放大器（LNA）

承载 RFIC-GPT 智能体的分别有：在线基础版 Online 与 离线专业版 Pro 。

在线基础版 RFIC-GPT Online 通过网页使用，仅三步即可生成所需 GDSII 或原理图，供下载并在行业通用设计平台如 Cadence Virtuoso、 Keysight ADS 等中使用。其特点是灵活、易于获取与使用，但相较于 RFIC-GPT Pro，仅支持基础设计功能。RFIC-GPT Online 操作网址：https://service.icprophet.com。

离线专业版 RFIC-GPT Pro 适用于专业团体或商业用户，在本地离线设计环境中使用。它集成于广泛使用的射频设计平台，提供更便捷的操作体验，满足更复杂的专业应用模式，包括：更多射频器件结构和电路架构；自动生成电容，自动实现 Dummy、Guard Ring、Patterned Ground Shield 等多项版图功能；地平面影响优化；线宽和电流密度的优化筛选；基于版图面积的优化选择等。RFIC-GPT Pro 协助射频设计师在离线环境中，更细化地快速找到最优设计点、大幅增强生产效率，并能为用户提供定制化服务。2分30秒 Demo：https://www.bilibili.com/video/BV1MKwgeqEvf。如需，请邮件至：sales@icprophet.com。

欢迎关注我们的公众号，获取最新消息：

第一步， 通过左侧导航栏选择所需无源器件/电路或有源电路。以变压器为例，在电学指标列表中填写所需参数：

第二步， 点击“提交计算”，稍作等待后查看右侧计算结果：

第三步， 选择所需 GDSII 版图后，点击下载后：

• 使用 Virtuoso-File-Import 功能，直接导入 GDSII 文件，并修改金属层

或

• 在 Virtuoso 打开 RFIC-Generator，输入下载的 .txt 文件中提供的 Generation Code，直接生成版图。
• RFIC-Generator 是与 RFIC-GPT Online 配合使用的免费离线导入软件，请下载后在本地安装。简介、安装与使用指南请参见 RFIC-Generator 章节。

视频：

• RFIC-GPT Online 操作介绍

• 工作频率 (GHz)

Design Frequency (GHz) ，输入范围：[0.5 - 80] 。

工作频率指的是电感器件在特定电路中工作频率，目前 RFIC-GPT Online 提供的电感工作频率设计范围在 0.5GHz 到 80GHz 之间。

• 品质因子Q

Quality Factor Q ，输入范围：[2 - 50] 。

品质因子 Q 是电感器件的重要参数，它表示了电感器件在工作频率下的性能。一般来说，Q 值越高，代表电感器件的损耗越低，性能越好。高 Q 值的电感器件在信号传输和滤波电路中有更好的效果。

Q 值设置技巧：一般情况下，将片上电感的 Q 值设置为 10 左右即可满足设计需要。如果不清楚所需 Q 值，可以优先设定需要的电感 L 值，然后 Q 值从 10 左右开始向上调，观察在特定工艺/金属层厚度下，满足特定 L 值最大 Q 值可以达到多少即可。

• 电感值 L(pH)

Inductance (pH) ，输入范围：40pH - 10000pH ，130nm 上限至 25000pH 。

电感值指的是电感器件的电感量（单位：皮亨/pH）。选择正确的电感值能够确保电路的阻抗匹配和信号传输效果。此处的电感值可以看作电感线圈感性和容性的一个集总。对于阻抗为Z的电感，其电感值L表示如下：

• SRF (>GHz)

SRF (>GHz) ，默认可输入最小值为工作频率 Design Frequency 的 1.5 倍 。

SRF 指的是自谐振频率（Self-Resonant Frequency），电感具有分布电容，这个自身电容与电感在特定频率下会发生谐振，这个特定的频率就是 SRF。当频率低于 SRF，电感线圈呈感性；当频率高于 SRF，电感线圈呈容性；当频率等于 SRF，电感线圈呈阻性。因此，在射频电路电感设计中，一般 SRF 应大于工作频率的 1.5 倍，以保证电感线圈在工作频率的稳定性和可靠性。

• 工艺节点

Technology Node ，工艺节点选项。

目前我们提供的工艺节点包括：22nm、28nm、40nm、55nm、65nm、110nm 和 130nm。

• 金属层厚度 (µm)

Metal Layer Thickness ，请根据工艺节点选择对应的主线圈金属层厚度。

顶层无源器件性质主要跟金属层厚度有关。不同的金属层，具有不同的厚度和介电性能。选定工艺节点后，根据 PDK 文件（ techfile 文件 Ctrl+f “thickness”；如没有，可参考 .proc 文件）选择金属层厚度，设计对应金属层。关于金属层厚度的更多信息，可参考常用设计基础知识版块的 金属层厚度说明 章节。

• 电感结构选择

Inductor Type Selection ，目前 RFIC-GPT Online 提供 2 种结构供选择：对称型、螺旋型。

请根据设计需求，选择所需电感类型。请注意：螺旋型目前仅对22nm、28nm、55nm开放。

• 信号传输方式

Signal Transmission Method ，请选择：“单端”或“差分” 。

信号传输方式表示信号是以差分方式（DIFF）还是单端方式（SINGLE）输入到电感器件中。差分信号传输常用于高速数据传输和抗干扰性较好的场合，而单端信号传输则通常用于一般性的电路中，易受到电磁干扰的影响。正确选择信号传输方式，有助于提高电路的性能和稳定性。

对称型电感支持 差分 与 单端 信号传输方式；螺旋型电感仅支持 单端 信号传输方式。

• 版图纵横长度限制 (µm)

请根据设计需求，填写版图纵横长度限制。

版图的开口引线为纵向。RFIC-GPT Online 提供的电感版图纵横比范围为 1:0.8-1:1.5，默认以用户输入纵横长度中的较小值搜索所适应的结果；如出现 “N/A”，请适当放宽条件，重新计算。RFIC-GPT Pro 提供更广范围。

设置技巧：通过不设置（此项非必填）及设置限制，观察计算结果。通常来说，面积越大，因其可绕线圈圈数高，电感值越高。在给定的限制面积情况下，电感值是有上限的，可根据实际需求权衡选择结果。

根据设计需求填写 “电感电学指标”，点击提交计算后即可得到 3 组结果，分别对应

• Q 值误差最小
• L 值误差最小
• 综合误差最小 的设计结果，及各对应的 GDSII 示意图。

设计需求满足时：

若其中有任何一组结果满足您的设计需求，可进行下一步：下载及应用GDSII版图。

设计需求不满足时：

请尝试下面的几种方法，适当调整设计参数设置，再次提交计算，以得到符合设计指标的解。

A. SRF 为强制约束，使用时非必要无需设置过大，只需适当远离工作频率即可，避免过度侧重 SRF 影响计算结果。

B. 电感设计包括纵横长度不一致的结构，设计时若实际设计条件允许，可以适当放宽其中一个维度的限制以找到更优解。

C. 若需要更高 Q 值的电感，建议选择对应工艺节点最厚的金属层。

D. 网页给出的结果是最接近您输入值的解，您可以根据实际的设计权衡调整 Q 和 L 目标值的设置来找到更符合需求的方案。若多次尝试后仍然无法得到满意的设计，请邮件至：service@icprophet.com，我们将根据具体情况提供更详细的建议和服务。

E. 离线专业版 RFIC-GPT Pro 可提供至少 10 组以上不同的设计结果，如需，请邮件至：sales@icprophet.com。

若得到满意的参数结果，请在网页右侧下方下载相应版图。

版图应用请参考 开放环境导入GDSII 章节的内容。

如果在您的设计环境中无法直接导入所下载的 GDSII 版图，请下载离线导入软件 RFIC-Generator 协助。

关于 Virtuoso 中如何搭建 Symbol，请参考 Virtuoso中Symbol的生成 章节。

以下展示了符合行业标准的电感 Testbench：

• 电感差分输入

• 电感单端输入

• 电感L值

• 电感Q值

• 工作频率 (GHz)

Design Frequency (GHz) ，输入范围：[0.5 - 80] 。

工作频率是指变压器在电路中能正常工作的频点或频率范围，目前 RFIC-GPT Online 提供的设计范围在 0.5GHz 到 80GHz 之间。

• 主线圈品质因子 Q_pri

Primary Coil Quality Factor (Q) ，输入范围：[2 - 50] 。

主线圈品质因子 Q_pri 是主线圈的性能参数，表示主线圈在工作频率下的损耗和效率。

Q_pri 的范围通常在 2 到 50 之间。较高的 Q_pri 值意味着主线圈具有更低的能量损耗和更高的性能。

Q 值设置技巧：一般情况下，将 Q 值设置为10左右即可满足设计需要。如果不清楚所需 Q 值，可以优先设定需要的电感 L 值，然后从 10 向上调整 Q 值，观察在特定工艺/金属层厚度下，满足特定 L 值最大 Q 值可以达到多少即可。

• 主线圈电感值 L_pri(pH)

Primary Coil Inductance (pH) ，输入范围：40pH - 6000pH ，130nm 上限至 25000pH 。

主线圈电感值 L_pri 表示主线圈的电感量（单位：皮亨/pH）。选择适当的电感值保证了变压器在特定频率下的能量传输效率。此处的电感值可以看作主线圈感性和容性的一个集总。对于一个二端口的参数网络，主线圈的电感值可以由以下公式计算得到：

• 副线圈品质因子 Q_sec

Secondary Coil Quality Factor (Q) ，输入范围：[2 - 50] 。

副线圈品质因子 Q_sec 是副线圈的性能参数，类似于主线圈的 Q 值。

它表示了副线圈在工作频率下的损耗和效率。合适的 Q_sec 值确保了变压器的高效性和稳定性。

Q 值设置技巧：一般情况下，将 Q 值设置为 10 左右即可满足设计需要。如果不清楚所需 Q 值，可以优先设定需要的电感 L 值，然后从10向上调整 Q 值，观察在特定工艺/金属层厚度下，满足特定 L 值最大 Q 值可以达到多少即可。

• 副线圈电感值 L_sec(pH)

Secondary Coil Inductance (pH) ，输入范围：40pH - 6000pH ，130nm 上限至 25000pH 。

副线圈电感值 L_sec 表示副线圈的电感量（单位：皮亨/pH）。副线圈的电感值影响了能量传输的质量，因此在设计中需要特别注意。此处的电感值可以看作副线圈感性和容性的一个集总。对于一个二端口的参数网络，主线圈的电感值可以由以下公式计算得到：

• min(SRF_pri, SRF_sec) (>GHz)（optional）

min(SRF_pri, SRF_sec) (>GHz) ，默认可输入最小值为工作频率 Design Frequency 的 1.34 倍 。

SRF 指的是自谐振频率（Self-Resonant Frequency），电感具有分布电容，这个自身电容与电感在特定频率下会发生谐振，这个特定的频率就是 SRF。当频率低于 SRF，电感线圈呈感性；当频率高于 SRF，电感线圈呈容性；当频率等于 SRF，电感线圈呈阻性。

通过设置 min(SRF_pri, SRF_sec) 条件，可对设计结果主副线圈 SRF 最小值进行约束。此处默认最小可输入值为工作频率的 1.34 倍。

请注意：目前变压器搜索结果输出的 min_SRF ≤ 100GHz，即：当设计结果实际 SRF > 100GHz 时，页面仍然默认展示 100GHz 内的数据，请以下载版图后的实际结果为准。如有疑问，请联系：service@icprophet.com。

• 耦合系数 k

Coupling Coefficient k ，输入范围：(0-1) 。

耦合系数 k 表示主线圈和副线圈之间的电磁耦合程度。耦合系数越接近 1，说明主线圈和副线圈之间的耦合越紧密，能量传输效率越高。设计时，合适的 k 值确保了变压器的高效传输。过高或过低的 k 值可能会导致 RFIC-GPT 计算出来的变压器其他性能指标异常，请填写合适的 k 值。

• 工艺节点

Technology Node ，请根据流片的工艺节点做选择。

目前我们提供的工艺节点包括：22nm、28nm、40nm、55nm、65nm、110nm 和 130nm。根据设计需求，选择所需的工艺节点。

• 主线圈金属层厚度(µm)

Primary Coil Metal Layer Thickness ，请根据工艺节点选择对应的主线圈金属层厚度。

顶层无源器件性质主要跟金属层厚度有关。不同的金属层，具有不同的厚度和介电性能。选定工艺节点后，根据 PDK 文件（ techfile 文件 Ctrl+f “thickness”；如没有，可参考 .proc 文件）选择金属层厚度，设计对应金属层。关于金属层厚度的更多信息，可参考常用设计基础知识版块的 金属层厚度说明 章节。

技巧：选择的金属层厚度跟具体使用的工艺库中金属层厚度越接近，结果越准确。

• 副线圈金属层厚度(µm)

Secondary Coil Metal Layer Thickness ，请根据工艺节点选择对应的副金属层厚度 。

顶层无源器件性质主要跟金属层厚度有关。不同的金属层，具有不同的厚度和介电性能。选定工艺节点后，根据 PDK 文件（ techfile 文件 Ctrl+f “thickness”；如没有，可参考 .proc 文件）选择金属层厚度，设计对应金属层。关于金属层厚度的更多信息，可参考常用设计基础知识版块的 金属层厚度说明 章节。

技巧：选择的金属层厚度跟具体使用的工艺库中金属层厚度越接近，结果越准确。

• 变压器结构选择

Transformer Type ，目前共有3种结构供选择：Type 1 、Type 2 或Type 3 。

当前网页提供了以下三种类型的变压器生成：

Type1，主线圈的端口和副线圈端口相位差为 180° 的变压器；

Type2，主线圈的端口和副线圈端口同相位的变压器；

Type3，主副线圈中线圈各自的两个Terminal相位差为 180 ° 的变压器。

请注意： Type2和Type3要求同层，即主副线圈金属层厚度相同。

• 信号传输方式

Signal Transmission Method ，请选择：

• 差分转差分：DIFF_DIFF
• 差分转单端：DIFF_SINGLE
• 单端转差分：SINGLE_DIFF
• 单端转单端：SINGLE_SINGLE

差分转差分：表示信号从主线圈以差分形式输入，并在副线圈以差分形式输出。通常用于保持信号的差分特性，并且可以提高抗干扰能力和噪声抑制能力。

差分转单端：表示信号从主线圈以差分形式输入，并在副线圈以单端形式输出。通常适用于需要将差分信号转换为单端信号的情况。

单端转差分：表示信号从主线圈以单端形式输入，并在副线圈以差分形式输出。通常适用于需要将单端信号转换为差分信号的情况。

单端转单端：表示信号从主线圈以单端形式输入，并在副线圈以单端形式输出。通常用于不需要差分信号处理、但需要保持信号完整性和隔离的情况。

选择合适的信号传输方式有助于适应不同的电路需求，确保信号传输的准确性和稳定性。

• 版图纵横长度限制 (µm)

请根据设计需求，填写版图纵横长度限制。

版图的开口引线为纵向。RFIC-GPT Online 提供的变压器版图纵横比范围为 1:1-1:1.5，默认以用户输入纵横长度中的较小值搜索所适应的结果；如出现 “N/A”，请适当放宽条件，重新计算。RFIC-GPT Pro 提供更广范围。

设置技巧：通常来说，限定版图纵横长度会导致结果出现较大差异，建议分别通过不设置（此项非必填）及设置版图长度限制，观察计算结果，微调以达到所需设计要求。

配置好相关输入后，点击提交计算后即可得到 6 组结果，将分别显示在您给定目标附近的

• 主线圈 Q_pri 值误差最小
• 主线圈 L_pri 值误差最小
• 副线圈 Q_sec 值误差最小
• 副线圈 L_sec 值误差最小
• 耦合系数 k 值误差最小
• 综合误差最小 的设计结果，以及各对应的 GDSII 示意图。

设计需求满足时

若结果满足您的需求，可进行下一步：下载及应用GDSII版图。

设计需求不满足时

您可以尝试下面的几种方法，适当调整设计参数设置，再次提交计算，以得到符合要求的解。

A. 调整主副线圈的金属层厚度。

a. 对于副线圈 Q 值目标较高时，建议选择较厚的金属层作为副线圈。

b. 对于主副线圈 L 值不一样的设计需求，可在同层与非同层的结构中做尝试与权衡。

例一：

例二：

例三：

请注意： 此案例可能要求牺牲部分 Q 值，需权衡。

B. 适当提高 Q 值，以得到更佳的设计结果。

C. 主副线圈同层的时候通常可以得到较高的 Q 值，但由于 Type 2 结构的影响，主副线圈的电感值关联性较大。若此时存在主副线圈电感值不满足目标时，可以尝试采用主副线圈非同层的变压器，即：变压器结构选择中的 Type1，可得到更好设计结果。

D. 网页的变压器设计包括版图长宽不一致的结构，您在计算时若实际设计条件允许，可以适当放宽其中一个维度的限制以找到更优解。如下图中，在设计许可内，将版图的横长限制调大，可达到接近目标的解。

E. 网页给出的结果是最接近您输入值的解，您可以根据实际的设计权衡调整 Q、L 等目标值的设置来找到更符合需求的方案。若多次尝试后仍然无法得到满意的设计，请邮件至：service@icprophet.com联系，我们将根据具体情况提供更详细的建议和服务。

F. 离线专业版 RFIC-GPT Pro 可提供 20 组以上的设计结果，如需，请邮件至：sales@icprophet.com。

若得到满意的参数结果，请在网页右侧下方下载相应版图。

版图应用请参考 开放环境导入GDSII 章节的内容。

如果在您的设计环境中无法直接导入所下载的 GDSII 版图，请下载离线导入软件 RFIC-Generator 协助。

关于 Virtuoso 中如何搭建 Symbol，请参考 Virtuoso中Symbol的生成 章节。

以下展示了符合行业标准的变压器 Testbench：

• 变压器差分输入、差分输出

• 变压器单端输入、差分输出

• 变压器差分输入、单端输出

• 变压器单端输入、单端输出

• 主线圈 Q_pri

• 副线圈 Q_sec

• 主线圈 L_pri

• 副线圈 L_sec

• 耦合系数 k

RFIC-GPT Online 目前提供基于变压器的匹配电路设计，由变压器和并联电容组成：

RFIC-GPT Pro 提供更多匹配电路架构。

• 频率低限 (GHz)

Freq. Lower Bound (GHz) ，输入范围：[0.5 - 80] 。

频率低限是指匹配电路的工作最低频率。请注意：在这里频率低限数值 必须 比频率高限数值 低 。如需设计单频点匹配，请在频率高低限输入同样数值。

• 频率高限 (GHz)

Freq. Upper Bound (GHz) ，输入范围：[0.5 - 80] 。

频率高限是指匹配电路的工作最高频率。请注意：在这里频率低限数值 必须 比频率高限数值 低 。如需设计单频点匹配，请在频率高低限输入同样数值。

• 负载阻抗实部 (Ω)

Load Z (Real) ，同ZL_real ，请输入频段中点的负载阻抗实部值。即：如频率高限为 25GHz，频率低限为 24GHz，需输入频段为 24.5GHz 的负载阻抗实部值。

其中网页在频段内的负载阻抗 等于 Z_Load 在频段中点上的 RC 并联 (RL||CL) 等效电路的阻抗。

• 负载阻抗虚部 (Ω)

Load Z (Imaginary) ，同ZL_imag ，负载阻抗在频段中点的虚部值。即：如频率高限为 25GHz，频率低限为 24GHz，需输入频段为 24.5GHz 的负载阻抗虚部值。

• 目标阻抗实部 (Ω)

Target Z (Real) ，同Zopt_real ，请输入频段中点的目标阻抗实部值。即：如频率高限为 25GHz，频率低限为 24GHz，需输入频段为 24.5GHz 的目标阻抗实部值。

在射频电路中，当信号源确定时，负载阻抗值直接决定了负载功率的的大小和信号的反射。

对于信号源来说，有一个最佳的负载阻抗值，这个最佳负载阻抗值就是我们的目标阻抗值 。

在这个值上，传递到负载的功率最大，信号的损失最低。匹配网络的作用就是将实际的负载阻抗变换到目标阻抗，以最大化传输功率、最小化信号损失。

一般情况下，当匹配网络匹配度较高时，我们认为 Zin 近似于 Zopt。

• 目标阻抗虚部 (Ω)

Target Z (Imaginary) ，同Zopt_imag ，目标阻抗在频段中点的虚部值。即：如频率高限为 25GHz，频率低限为 24GHz，需输入频段为 24.5GHz 的目标阻抗虚部值。

• 匹配度S11 _max (dB)

由于 S11，回波损耗（RL）与反射系数$\Gamma$这三个概念常常被交替使用，容易混淆，我们在这里给出所有的定义，以帮助您更好地理解与设置该指标 S11_max 。

回波损耗（Return Loss, RL）被用来描述信号源向负载传输功率的效率，它被定义为从负载反射的功率与入射到负载上的功率之比，单位为dB:

$$S11=-RL=10 log⁡|P_r/P_i |=20log|V_r/V_i |=20log|Γ|=20log|(Z_{opt}-Z_{in})/(Z_{opt}+Z_{in} )|$$

根据以上定义可知，S11 等于负的 RL。RL 恒正，则 S11 恒负 。

在射频设计中，S11 越小越好。S11 越小，匹配的效果越好，被反射的功率就越少，信号的损耗与失真越低。

我们定义匹配度为 S11_max，意为您能够容忍的 S11 的最大值。RFIC-GPT Online 的计算结果将尽量不超过这个最大值。

• 插入损耗IL _max (dB)

插入损耗（Insertion Loss, IL）被用来描述信号在通过电路时的衰减情况。在射频设计中，IL 越小越好。

定义如下：

IL_max 指匹配电路在频段内中所能容忍的最大插入损耗。RFIC-GPT Online 的计算结果将尽量不超过这个最大值。

• 工艺节点

Technology Node ， 工艺节点选项 。

目前我们提供的工艺节点包括：22nm、28nm、40nm、55nm、65nm 和 130nm。

• 主线圈金属层厚度(µm)

Primary Coil Metal Layer Thickness ，请根据工艺节点选择对应的主线圈金属层厚度 。

RFIC-GPT Online 目前提供的是基于变压器的匹配电路，这里需要选择变压器主线圈的金属层厚度。

顶层无源器件性质主要跟金属层厚度有关。不同的金属层，具有不同的厚度和介电性能。选定工艺节点后，根据 PDK 文件（ techfile 文件 Ctrl+f “thickness”；如没有，可参考 .proc 文件）选择金属层厚度，设计对应金属层。关于金属层厚度的更多信息，可参考常用设计基础知识版块的 金属层厚度说明 章节。

技巧：选择的金属层厚度跟具体使用的工艺库中金属层厚度越接近，结果越准确。

• 副线圈金属层厚度(µm)

Secondary Coil Metal Layer Thickness ，请根据工艺节点选择对应的副金属层厚度 。

RFIC-GPT Online 目前提供的是基于变压器的匹配电路，这里需要选择变压器副线圈的金属层厚度。

顶层无源器件性质主要跟金属层厚度有关。不同的金属层，具有不同的厚度和介电性能。选定工艺节点后，根据 PDK 文件（ techfile 文件 Ctrl+f “thickness”；如没有，可参考 .proc 文件）选择金属层厚度，设计对应金属层。关于金属层厚度的更多信息，可参考常用设计基础知识版块的 金属层厚度说明 章节。

技巧：选择的金属层厚度跟具体使用的工艺库中金属层厚度越接近，结果越准确。

• 信号传输方式

Signal Transmission Method ，请选择：

• 差分转差分：DIFF_DIFF
• 差分转单端：DIFF_SINGLE
• 单端转差分：SINGLE_DIFF
• 单端转单端：SINGLE_SINGLE

差分转差分：表示信号从主线圈以差分形式输入，并在副线圈以差分形式输出。通常用于保持信号的差分特性，并且可以提高抗干扰能力和噪声抑制能力。

差分转单端：表示信号从主线圈以差分形式输入，并在副线圈以单端形式输出。通常适用于需要将差分信号转换为单端信号的情况。

单端转差分：表示信号从主线圈以单端形式输入，并在副线圈以差分形式输出。通常适用于需要将单端信号转换为差分信号的情况。

单端转单端：表示信号从主线圈以单端形式输入，并在副线圈以单端形式输出。通常用于不需要差分信号处理、但需要保持信号完整性和隔离的情况。

选择合适的信号传输方式有助于适应不同的电路需求，确保信号传输的准确性和稳定性。

• 版图纵横长度限制 (µm)

请根据设计需求，填写版图纵横长度限制。

版图的开口引线为纵向，RFIC-GPT Online 提供的匹配电路（的变压器）版图纵横比范围为1:1-1:1.5，默认以用户输入纵横长度中的较小值搜索所适应的结果；如出现 “N/A”，请适当放宽条件，重新计算。RFIC-GPT Pro 提供更广范围。

设置技巧：通常来说，限定版图纵横长度会导致结果出现较大差异，建议分别通过不设置（此项非必填）及设置版图纵横长度限制，观察计算结果，微调以达到所需设计要求。

对于匹配电路，匹配度和插入损耗是一组相互竞争的指标，因此在填写设计目标时，可以通过适当降低其中一个指标的要求来权衡整个匹配电路的性能。在下图的例子中，目标在 23GHz~25GHz 下，将 50Ω 的负载匹配为（30-20i）Ω 的目标阻抗。可以看出适当的降低匹配度的要求有利于插入损耗达到目标。

提示：如反复提交同一组参数，后台计算可能会提供不同的设计结果，请根据具体设计案例和计算结果权衡选择您所需的最佳设计。

若得到满意的参数结果，请在网页右侧下方下载相应版图。

版图应用请参考 开放环境导入GDSII 章节的内容。

如果在您的设计环境中无法直接导入所下载的GDSII版图，请下载离线导入软件 RFIC-Generator 协助。

关于 Virtuoso 中如何搭建 Symbol，请参考 Virtuoso中Symbol的生成 章节。

以下展示了符合行业标准的基于变压器的匹配电路 Testbench：

原理图

• DIFF_DIFF

提示： 如果仅绘制史密斯图，将 Copt 设置为 0F（即断路）即可。如果计算 S11 数值的具体数值曲线，Copt 需要设置为对应的值 。

• DIFF_SINGLE

• SINGLE_DIFF

• SINGLE_SINGLE

IL 利用输入输出端的 Power 比进行诠释，等效为 hb 仿真里的 power gain

IL =-db10((pvi('hb "/net3" 0 "/PORT1/PLUS" 0'(1)) / (- pvi('hb "/net01" 0 "/PORTO/PLUS" 0 '1))))

S11 在 ADE 的公式计算如下，利用 sp 仿真 得到输入阻抗，再对比输入阻抗和期望阻抗的一致性

zm1 = zm(1 ?result "sp")

S11_zm = db20(abs(zm1 -Zopt) / abs(zm1 +Zopt))

与“匹配电路”模块不同，“宽频多值匹配”允许在 多个频点 上进行匹配电路的自动设计。

可选择：(1) 手动输入多个频率和阻抗值；(2) 下载并按要求编辑模版，批量上传随频率变化的阻抗值。

请注意： 需完整填写全部参数，工作频率从小至大输入，否则会导致异常错误

点击“多值阻抗参数-编辑参数”，填写多个频点上的负载阻抗与目标阻抗：

在上图的例子中，在频率等于 24GHz 时，将负载 22-24i 匹配至最优阻抗 40-5i；频率等于 25GHz 时，负载 26-22i 对应的最优阻抗为 50+0i；频率等于 26GHz 时，负载 28-22i 对应的最优阻抗为 60+5i。RFIC-GPT Online 会根据您在多个频点上的不同需求，给出最优的设计。

对于宽频多值匹配，我们还增加了插入损耗平坦度 ：IL_fluc (dB) ，范围：[ 1 - 80 ] 。

插入损耗平坦度 IL_fluc 指的是在宽频的范围内，插入损耗 IL 的波动幅度。公式为：

其他参数设置与“匹配电路”模块一致。

在提交计算后，我们会给出三个结果供权衡选择，如下图所示。

若得到满意的参数结果，请在网页右侧下方下载相应版图。

版图应用请参考 开放环境导入GDSII 章节的内容。

如果在您的设计环境中无法直接导入所下载的GDSII版图，请下载离线导入软件 RFIC-Generator 协助。

使用方法与匹配电路的Testbench搭建完全一致，请参考对应章节 Testbench 。

常见的功率放大器包括共源放大器（CSPA） 、共栅功率放大器（CGPA） 、共源共栅放大器（Cascode PA） 等。

RFIC-GPT Online 目前仅支持 CSPA，RFIC-GPT Pro 提供更多功率放大器类型。

请注意： 如果选用最高 Vdd 工作电压，仍然达不到所需增益 Gain，请考虑分成两级放大器来做设计，每级仍然可以使用 RFIC-GPT Online 设计。

RFIC-GPT Online 提供的 CSPA 模块，在选择工艺节点、工作频率、工作电压等设计环境后，根据设计目标输入增益上下限、最低 OP1dB，最低 AMAM 和 AMPM 的值（可选），并根据设计权衡需求输入 DE_P1dB、Iq、NFmin 的权重，点击计算即可得到设计结果。

如需考虑可靠性设计，还可以通过输入具体的 V_over 超压值提交计算。

点击计算可得到：

• PA 有源电路指标结果
• 考虑了输入和输出匹配的插入损耗后的整体 PA 的指标

用户还可以根据网页给出的推荐负载和功率放大器输入阻抗的共模阻抗预估输入匹配和输出匹配的插入损耗（ILin 和 ILout ）并在网页中输入后重新计算；若不输入，默认两者均为 1dB。

RFIC-GPT Online 提供的是基于 Ideal Balun 所提供的有源电路原理图与设计，用户可根据 RFIC-GPT Online CSPA 设计结果的 ZL_Real(Ω)、ZL_Imag(Ω)、Zin,conj_Real(Ω)、Zin,conj_Imag(Ω) 数据在无源匹配模块进行匹配电路的优化设计，得到 PA 整体电路。

下图是一个典型的 CSPA 电路：

上图电路中，几个主要的元器件是：

1. M1、M3：功率放大器的放大管，默认 Width_per_Finger 为 1μm 。网页相关设计变量为晶体管 multiplier 数（Mul）和 Number of Fingers（NoF）。

2. M2、M4：作为功率放大器中和电容的 MOS 管，默认 Width_per_Finger 为 1μm 。网页相关设计变量为晶体管 multiplier 数（Mul2）和 Number of Fingers（NoF2）。

3. portAdapter（示意图中显示为 Port 的器件）：用于设置功率放大器有源端所需驱动的负载 ZL（在实际放大系统中包含实际负载和输出匹配网络），设置如下：

此处阻抗的设计变量为 Gamma 幅值（ZL_Mag）和 Gamma 相位（ZL_Theta），网页显示的负载阻抗的实部（ZL_Real）和虚部(ZL_Imag)可以由 ZL_Mag 和 ZL_Theta 计算得到，其中 Z₀ = 50Ω，Γ_r =Z_{L_Mag}.cos⁡(Z_{L_Theta})，Γ_i =Z_{L_Mag}.sin⁡(Z_{L_Theta})：

4. V_bias ：为功率放大器提供直流电压。

5. V_dd ：工作电压，又称电源电压。根据对应工艺节点可以选择适当工作电压。

6. R：补偿电阻。合适大小的补偿电阻能够增加放大器电路的稳定性。

7. IMN/OMN：此处为信号转换的理想巴伦（Ideal Balun）。实际可以加入输入输出匹配网络，加入匹配网络后 CSPA 驱动的负载从 Z_L 转为 Z_L 和输出匹配网络联合阻抗。

• 放大器种类

PA Type ，请选择共源放大器 CSPA（Common Source Power Amplifier）。

• 工艺节点

Technology Node ，请选择需要的工艺节点。RFIC-GPT Online 目前支持 28nm、40nm、65nm 的 CSPA，更多工艺节点持续更新中。

• 工作频率(GHz)

Design Frequency（GHz） ，请输入：[1 - 80] 。

• 工作电压V_dd (V)

Supply Voltage Vdd ，28nm 请对应选择 0.9V、1.0V、1.1V ，40nm 请对应选择 1.0V、1.1V、1.2V ，65nm请对应选择 1.1V、1.2V、1.3V 。

• 增益低限 (dB)

Gain Lower Bound ，请输入：[0 - 30] 。

功率增益（Gain）是射频放大器的功率增益定义为输出功率和输入功率之比，通常利用 dB 作为指标单位，计算公式如下：

按照您的设计权衡需求填入需要达到的功率增益（Gain）下限 。

• 增益高限 (dB)

Gain Upper Bound ，请输入：[0 - 30] 。

功率增益（Gain）是射频放大器的功率增益定义为输出功率和输入功率之比，通常利用 dB 作为指标单位，计算公式如下:

按照您的设计权衡需求调整功率增益（Gain）上限 。

• OP1dB (dBm)≥

OP1dB (dBm)≥ ，请输入 1dB压缩点 输出功率的下限，可按照您的设计权衡需求进行调整，范围：[0 - 25] 。

1dB 压缩点（P_1dB ）：
P_1dB 的定义为功率放大器的大信号增益随着输入功率的增大比预期的线性增益小 1dB 时对应的工作点。如下图所示，该工作点对应的输入功率为 IP_1dB ，对应的输出功率为OP_1dB 。网页中的 P_{out_max} 对应图中的 OP_sat ，即输出功率最大值，而 DE_max 对应另一张图中的 DE 最高点。

• DE_P1dB 权重

Weight of DE_P1dB ，输入范围：[1 - 100] 。

DE_P1dB ：同DE_P1dB，指 1dB 压缩点处的漏极效率值。

功率放大器的效率体现了其将直流信号转化为射频交流信号输出的能力。漏极效率（Drain Efficiency, DE），为射频输出信号功率和直流功率的比值，公式如下：

在提供的搜索方案中，权重越高，DE_P1dB 值越高。

• Iq权重

weight of Iq ，输入范围：[1 - 100] 。

静态电流（Quiescent Current, Iq）指在没有射频输入信号时的直流电流。

在提供的搜索方案中，权重越高，静态电流值 Iq 越低。

• NF_min 权重

weight of NFmin ，输入范围：[1 - 100] 。

噪声系数噪声参数（Noise Figure，NF），它体现了功率放大器在增益过程中引入额外噪声的程度，大的噪声系数将会影响整个 RF 系统的性能。噪声系数计算如下：

其中，N_O 表示总输出噪声，N_S 表示输出端由于源极引入的输出噪声，N_L 表示输出端由于负载引入的输出噪声。网页中的 NF_{min_finG} 表示 sp仿真 后在理想最小噪声系数曲线上于工作频点处的噪声系数。

在提供的搜索方案中，权重越高，NFmin 值越低。

• V_{_over} 超压(V)

V_over ，选择：1.3、1.5、1.7、1.9 。

网页中的 V_{gs_max} 和 V_{ds_max} 和 V_{dg_max} 表示在一个电压周期内，晶体管不同端口的电压的最大幅值。网页中的 V*_{OV_duty_cycle} 等表示电压 V* 在一个周期内超过预设超压阈值 V_over 部分的占空比。

• AMAM、AMPM

AMAM ，输入范围：[1 - 20] ；AMPM ，输入范围：[1 - 80] 。

AM-AM 转换描述了放大器输入与输出幅度之间的关系，理想情况输出幅度和输入幅度线性跟随; AM-PM 转换描述了输入信号幅度和输出信号相位的关系，理想情况下输出信号相位与输入信号幅度无关。但在功率放大器的非线性区，两个曲线都会偏离理想情况，可以利用 AMAM 和 AMPM 对功率放大器的线性度进行表征。AMAM 和 AMPM 分别为功率放大器在工作范围内，功率增益的幅度变化和电压增益的相位变化。

如果没有输入 AMAM、AMPM，默认分别为2、10。

• IL_in 、IL_out

当前设计方案得到的最优负载ZL的实部虚部数 ZL_Real 、ZL_Imag（ADE中也给出了 Gamma 幅值 ZL_Mag、Gamma 相位 ZL_Theta 的表达形式）实际是由真实负载和匹配网络电路结合得到。IL_out 表示在当前工作频率下，将您输入的负载阻抗匹配至最优负载阻抗的插入损耗参考值；IL_in 表示在当前工作频率下，将您输入的源端阻抗匹配至 Z_in，conj 的插入损耗参考值（Z_in,conj 为进行了输出匹配的CSPA的输入阻抗 Z_in 的共轭）。

稳定性指标（K_f 和B_1f ）：在射频的有源电路中，保持电路的稳定性极为重要，不稳定的电路会产生自激振荡，导致极差的性能甚至电路损坏。通常，射频电路的稳定性指标包括 Kf 和 B1f ，通过二端口网络的散射系数进行定义。当一个有源电路稳定时，应该满足以下条件：

A. 当所需增益不满足时，可适当权衡降低 OP1dB 最低值，以满足增益指标。如果选用最高 Vdd 工作电压，仍然达不到所需增益，请考虑设计 2 级放大器。

B. 在 Gain 和 OP1dB 的限制固定情况下，可以通过调整 DE_P1dB、Iq 和 NFmin 的权重来对电路进行有偏向的优化。如针对1中计算得到的结果，若期望得到更小的静态功耗（即更小的 Iq），可以将 Iq 权重调大后再次点击计算，结果如下，Iq 从14.07mA 降到了 10.9mA：

C. 如果输入的指标有误，导致无法正确计算出结果，计算结果表格中将会显示null ，请调整电学指标重新计算。

• 可能出现错误的原因有：Gain 低限大于 Gain 高限；OP1dB 过高等。

若电路的指标满足了您的设计需求，点击“显示设计参数”按钮（如下图所示），将会显示 PA 电路设计参数。

其中“生成代码”可用于在 RFIC-Generator 中验证结果，RFIC-Generator 的使用请参看 RFIC-Generator 章节。

请使用 RFIC-Generator 中的 Active Generator 功能，自动生成原理图与 Testbench。RFIC-Generator 的安装说明和具体使用流程请参考 RFIC-Generator 章节。

RFIC-GPT Online 生成的 GDSII 版图可以非常方便的应用于任何行业标准的设计工具，包括但不限于：Cadence Virtuoso、 Keysight ADS、 Siemens(Mentor) L-Edit、Synopsys CC 和 Laker、LayoutEditor 等。 下面以 Cadence Virtuoso 为例说明如何直接导入下载的版图。

请注意： 如果您的设计环境不允许导入外部 GDSII 文件，请安装我们的离线导入软件 RFIC-Generator 来协助。

第一步： 下载GDS版图

点击“下载GDS版图”，您会得到一个 .zip 压缩包。其中包含两个文件：

• .gds 为 GDSII 文件，可直接导入到 Cadence 中，需要手动更换金属层
• .txt 为对应版图文件的生成代码（Generation Code），适用于离线导入软件 RFIC-Generator

第二步： 导入GDSII版图

在 Virtuoso 菜单栏中点击 file-import-stream 进行文件导入：

• 在Stream File 中输入 GDSII 文件的路径；
• 在Library 中输入要导入的 Library 的名字；
• 在 Technology 栏中的 Attach Tech Library 选择所设计的工艺库；
• 点击Translate 或者 Apply 。

第三步： 更换金属层

• 不同代工厂的 PDK 或者 Metal Stack 不相同，顶层厚金属层名称也不相同。RFIC-GPT Online 提供的 GDSII 文件目前统一使用底三层金属名称，显示为 M1，M2，M3 ；
• 在网页端下载、导入 GDSII 文件后，需要根据相近的金属层厚度，将金属层名称改为真实厚金属层名称，如 M7，M8，AP 等；
• 请根据实际设计项目，按以下说明非常方便地修改名称，否则会显示假的DRC错误；
• 关于如何查找金属层相关的信息，请参考 金属层的Stream和Datatype 章节。

打开导入生成的 layout，选择左侧 Layers 栏的 Used，显示器件所用到的金属层。

下面以将 M3 层换成 AP 层为例。

• 在左侧 Layers 栏中将需要修改的金属层 M3 勾选为可见，隐藏其他金属层。
• 在 Layout 界面按下Ctrl+A 选中所有 M3 层的形状，按快捷键 Q ，打开 Edit Properties 窗口。
• 再次按下 Ctrl+A 全选 Edit Properties 窗口中左侧所有 Shapes，再在右侧 Layer 栏将 M3 drawing 改为 AP drawing ，点击 Apply 。

重复上面的步骤，将原始为 M1~M3 层结构的器件替换为实际需要的顶三层结构的器件，最后替换的结果如下（例子将 M3 转为 AP，M2 转为 M8，VIA3 转为 RV ）：

第四步： 修改VIA

若需要调整 GDSII 中 PCELL 的 VIA 放置，可以删去已有的 VIA ，再利用快捷键 O 在对应区域进行 autovia 自动打孔。

第五步（optional）： 添加PIN

若当前的 PIN 不能被您的仿真工具识别，则需要手动添加 PIN 覆盖当前的 PIN 。在菜单栏中选择 Create~>Pin 选项

在左侧 Layers 栏中选中 PIN 对应的金属层，输入 PIN 的名字（如此处电感对应名字是 lp\lm ）,在版图界面处绘制矩形覆盖在原始 PIN上即可。

RFIC-Generator，是集成在 Virtuoso 中的导入工具，与 RFIC-GPT Online 结合使用，免费下载。它不仅可以根据设计者所输入的几何参数，迅速生成支持形状的电感和变压器的 GDSII 版图，还可以结合 RFIC-GPT Online 下载的 Generation Code，导入由 RFIC-GPT Online 下载得到的无源网络 GDSII 版图以及有源电路原理图，并且可以在 Generation Code 的基础上直接调整所导入的版图。

下载：点击 RFIC-GPT Online 网页左侧导航列的 RFIC-Generator 自动下载。

• 请务必在 Linux 系统下解压安装包，否则 RFIC-Generator 会出现异常错误。
• 安装包中包含一个名为 RFIC-Generator 的文件夹。根据实际需求，您可以将该文件夹放在任意路径。但请注意，当安装结束后，请不要再变动 RFIC-Generator 的位置，否则会导致环境变量错误。
• RFIC-Generator 安装时，会用到 Virtuoso 环境的如下文件，它们的作用和说明如下：

1. cds.lib 文件 ：cds.lib 是一个库映射文件，用于定义和管理设计环境中的库（Libraries）。Virtuoso 通过读取 cds.lib 文件，自动加载和管理设计所需的各种库资源。
2. .cdsinit 文件 ：.cdsinit 是定义 Virtuoso 启动环境的文件。通过 .cdsinit 文件的配置，Virtuoso 可以自动执行配置和环境设置的启动行为。

我们提供了 脚本安装 与 自定义安装 两种安装方式。

• 脚本安装：简洁、迅速，适合工作环境简单的个人或集体用户；
• 自定义安装：稍微复杂一些，适合对 Virtuoso 有特定环境配置的用户或环境管理员。

运行 RFIC-Generator 文件夹下的 install.sh 。推荐使用命令：sh install.sh 。

第一步： 按照提示输入您的 cds.lib 文件路径：

• 您填写的 cds.lib 文件必须存在。一般来说，在启动 Virtuoso 的目录中可找到该文件。
• 安装程序会对此 cds.lib 进行必要修改，请确保此文件是可读可写（+rw）的状态。如您没有修改该文件的权限，请向环境管理员申请或咨询。
• 如未另行调整，cds.lib 文件通常位于 Cadence 安装目录中，需要输入 Cadence 安装目录下的 cds.lib 路径。一般来说，默认路径为：/tools/IC*/tools/share/cdssetup/cds.lib ，*为版本号。

第二步： 按照提示输入您的.cdsinit 文件路径：

• 请确保填写的 .cdsinit 文件路径是正确的。
• 在常用的启动 Virtuoso 目录中，.cdsinit 可能是一个隐藏文件，可按下“Ctrl+H”显示。
• 安装程序会对您提供的 .cdsinit 进行必要修改，请确保此文件是可读可写（+rw）的状态。如您没有修改该文件的权限，请向环境管理员申请或咨询。
• 也可以使用以下命令：

……… 创建一个 .cdsinit 文件：

touch ./.cdsinit

……… 在这个 .cdsinit 文件中，输入以下代码：

If(isFile("./.cdsinit") then loadi("./.cdsinit")
else if(isFile("~/.cdsinit") then loadi("~/.cdsinit"))

……… 保存这个 .cdsinit 文件后，在安装步骤的第二步中输入此 .cdsinit 文件的路径。

第三步： 选择是否需要在 Virtuoso 启动时自动加载 RFIC-Generator：

• 填入y（yes），Virtuoso 启动时会自动加载 RFIC-Generator，可直接在 CIW 的菜单中看到它；
• 填入n（no），Virtuoso 启动时不会自动加载 RFIC-Generator，CIW 的菜单中也不会出现。每次使用前，在 CIW 对话框中输入：

load(strcat(RFIC_Generator_PATH “/Start.il”))

……… 来加载 RFIC-Generator。如下图所示，并按回车键输出：

与脚本安装不同，自定义安装中您需要自行创建或修改 cds.lib 和 .cdsinit 文件。

第一步： 修改 .cdsinit 文件

• 如果您是设计环境的管理员，您可以修改 Cadence 安装路径中的 .cdsinit 总控文件。如未另行调整，一般默认路径为：/tools/IC*/tools/dfII/local/.cdsinit ，*为版本号。在这个 .cdsinit 文件中添加以下代码及保存（以下代码第一行中的 XX 放置 RFIC-Generator 文件夹的绝对路径）：

RFIC_Generator_PATH="XX/RFIC_Generator"
ciwMenuInit()
load(strcat(RFIC_Generator_PATH "/Start.il"))

• 若在总控 .cdsinit 文件中不存在以下代码，则在文件最后添加及保存：

If(isFile("./.cdsinit") then loadi("./.cdsinit")
else if(isFile("~/.cdsinit") then loadi("~/.cdsinit"))

请注意：

• 在常用的 Virtuoso 启动路径中，.cdsinit 可能是一个隐藏文件，可按下“Ctrl+H”显示它。如找不到该 .cdsinit 文件，或 Cadence 安装目录下没有local文件夹，请新建一个。请用如下命令在该工作目录下新建一个 .cdsinit ：

touch ./.cdsinit

第二步： 修改 cds.lib 文件

• 如果您是设计环境的管理员，您可以修改 Cadence 安装路径中的 cds.lib 总控文件。如未另行调整，cds.lib 文件一般在您启动 Virtuoso 的工作目录中，路径为：/tools/IC*/share/cdssetup/cds.lib ，*为版本号。在 cds.lib 文件中添加以下代码及保存（以下代码第一行中的 XX 放置 RFIC-Generator 文件夹的绝对路径）:

DEFINE EmptyBox XX/RFIC_Generator/RFIC_Active_Generator/EmptyBox

• RFIC-Generator 安装完成后，如需使用无源器件生成功能，即 Passive Generator，请务必完成本节的金属层配置文件设置；
• 如只需使用有源电路生成功能，即 Active Generator，则可暂时跳过本节内容。

在 RFIC-Generator 的文件夹中，按以下路径，找到金属层配置文件（又称 layertrans.csv 文件）：

XX/RFIC_Generator/RFIC_Passive_Generator/layertrans.csv

layertrans.csv 文件内容如下图所示。

使用 Passive Generator 模块生成无源器件时，需要通过设置这个文件，对金属层进行指定。文件中的 M1~M3 对应实际工艺节点中的顶三层金属层。因此，您需要查询您使用的工艺库中的 .layermap 文件:

• 找到最顶层金属 drawing 的 stream number 和 datatype，分别填入 M3_drawing_stream 和 M3_drawing_datatype；
• 找到次顶层金属 drawing 的 stream number 和 datatype，分别填入 M2_drawing_stream 和 M2_drawing_datatype；
• 找到第三顶层金属 drawing 的 stream number 和 datatype，分别填入 M1_drawing_stream 和 M1_drawing_datatype。

同理，在工艺库 .layermap 文件中找到对应的两个打孔层，

• VIA2 为 M2，M3 之间的打孔层，填入对应的 stream number 和 datatype；
• VIA1 为 M1，M2 之间的打孔层，填入对应的 stream number 和 datatype。

最后在 M1_name, M2_name, M3_name 填入实际工艺库中三层顶层金属的名字。更多常用设计基础知识，请查看 金属层的Stream和Datatype。

请注意： 每个工艺节点对应一个 layertrans.csv 文件。如您使用多个工艺节点，您可以按照以上格式创建多个 layertrans.csv 文件。使用新工艺节点时，在 Passive Generator 模块中的 Setup File 栏进行调用正确的 layertrans_newPDK.csv 文件点击 Load 即可。实际上，layertrans.csv 文件的名字和位置都是自定义的，正确调用所需工艺节点对应的金属层配置文件即可。

金属层图像化展示：

卸载：

• 若采用脚本安装，请运行文件夹中的 uninstall.sh 文件卸载 RFIC-Generator，并删除 RFIC-Generator 文件夹；
• 若采用自定义安装，请删除在自定义安装中添加入 .cdsinit 和 cds.lib 的代码，并删除 RFIC-Generator 文件夹。

升级：

• 升级 RFIC-Generator_new 时，为防止版本冲突，请务必先卸载旧版本，删除 RFIC-Generator_old 文件夹，再按本节安装指南所示重新安装。
• 提示：删除 RFIC-Generator_old 文件夹前，可将已填写的一个或多个金属层配置文件（layertrans.csv ）备份保留，供新版本使用。

在 CIW 菜单中，点击 RFIC-Generator → 点击 Passive Generator：

RFIC Passive Generator 包含三个选项：

• Inductor：可独立使用，选择电感的类型，输入拓扑参数，生成电感版图
• Transformer：可独立使用，选择变压器的类型，输入拓扑参数，生成变压器版图
• RFIC-GPT Code：不可独立使用，须结合 RFIC-GPT Online 生成的代码（Generation Code），生成符合 Q、L、k 等性能指标的电感或变压器版图

请注意： 使用 Inductor 和 Transformer 这两个通过拓扑参数生成的版图可能会出现 DRC 报错；使用 RFIC-GPT Code 功能生成的版图则保证其版图 DRC-Clean。如遇问题，请联系我们：service@icprophet.com。

第一步： 在 Setup File 栏中，选择金属层配置文件

请在 Setup File 栏中选择正确路径下、与所设计的工艺库相匹配的金属层配置文件（layertrans.csv ），否则会出现金属层丢失、报错等异常情况。初次运行该模块时，Setup File 的路径是空白的。之后每一次运行该模块时，Setup File 会自动填入前一次使用的路径。如何正确设置layertrans.csv 文件，请参考 金属层配置文件设置 部分。

第二步： 填入拓扑参数

• 拓扑参数包括电感使用的金属层、匝数、半径、线宽等；
• 点击 Geometric parameters 栏中的 Guide 按钮，打开电感示意图进行参考，示意图中对各拓扑参数的几何意义有明确的解释：

• 金属层 M3, M2, M1 分别代表了实际工艺节点中的顶三层金属，M3 为最顶层，M2 为次顶层，M3 为第三层。因此，您需要在第一步中的 layertrans.csv 文件中对要使用的金属层进行指定（一般就是顶三层）。一切必要的信息提供之后，RFIC-Generator 便能为您生成正确金属层上的电感。
• 您也可以在 Terminal/Label 栏中自定义电感的引线长度（Terminal length）、间距（Terminal space）和 Label 的名称。Terminal length / Terminal space = -1时，RFIC-Generator 会自行决定合适的长度和间距。

第三步： 填入目标 Library 和 Cell name

• 在 Apply 栏中填写版图生成的目标 Library 与 Cell name，点击 Apply 之后，版图将在该 Cell 中成功落位。

第一步： 在 Setup File 栏中，选择金属层配置文件

请在 Setup File 栏中选择正确路径下、与所设计的工艺库相匹配的金属层配置文件（layertrans.csv ），否则会出现金属层丢失、报错等异常情况。初次运行该模块时，Setup File 的路径是空白的。之后每一次运行该模块时，Setup File 会自动填入前一次使用的路径。如何正确设置layertrans.csv 文件，请参考 金属层配置文件设置 部分。

第二步: 选择变压器种类

在 Type setting 中，选择所需变压器金属层与种类：

• Layer_pri 表示主线圈的金属层；
• Layer_sec 表示副线圈的金属层；
• Transformer Type 表示变压器类型，点击 Guide 可查看具体类型样式展示。

请注意： 变压器类型与选择的金属层密切相关。如果您选择的主、副线圈的金属层相同，那么可选类型包括Parallel-Parallel、Serial-Serial、Serial-Parallel、进出同端变压器In/Out sameside，和交叠电感型变压器Overlapping inductor type等；如果主、副线圈的金属层不相同，则有同轴变压器Coaxial，和非同轴变压器Non-coaxial等。

第三步： 填入拓扑参数

请严格按照以下几点进行设置，以保证变压器正确生成，每一个 Transformer Type 对应的拓扑参数都不同：

• 必须先选择好 Transformer Type 后，再填写 Geometric parameters；
• 每选择一个 Transformer Type, Geometric parameters 栏都会自动刷新；
• 未选择 Transformer Type 时，显示的默认 Transformer Type 与默认 Geometric parameters 不是对应的，直接点击 Apply 生成变压器会产生错误。

您也可以在 Terminal/Label 栏中自定义变压器主副线圈的引线长度（Terminal_pri/sec length）、间距（Terminal_pri/sec space）和Label的名称。Terminal length / Terminal space = -1时，RFIC-Generator 会自行决定合适的长度和间距。

第四步： 填入目标 Library 和 Cell name

在 Apply 栏中填写版图生成的目标 Library 与 Cell name，点击 Apply 之后，版图将在该 Cell 中成功落位。

此功能区与 RFIC-GPT Online 配合使用。在 RFIC-GPT Online 得到满意的设计结果下载后，在此模块中输入所提供的生成代码（Generation Code），生成对应的无源器件，且完全符合设计规则，即 DRC-clean。

第一步： 在 Setup File 栏中，选择正确的金属层配置文件，并点击 Load

请在 Setup File 栏中选择正确路径下、与所设计的工艺库相匹配的金属层配置文件（layertrans.csv ），否则会出现金属层丢失、报错等异常情况。初次运行该模块时，Setup File 的路径是空白的。之后每一次运行该模块时，Setup File 会自动填入前一次使用的路径。如何正确设置layertrans.csv 文件，请参考 金属层配置文件设置 部分。

第二步： 在 RFIC Generation Code 栏中，填入生成代码

在 RFIC-GPT Online 提交计算并得到计算结果后，点击“下载GDS版图”，会得到一个 .zip 压缩包，内含：

• 一个文本文档；
• 一个GDSII文件。

文本文档中的字符串即为 Generation Code：

将 Generation Code 填入 RFIC Generation Code 栏：

请注意： 手动填入时切勿填错，会导致金属层丢失或错误的设计结果等。

第三步： 填入拓扑参数

• 您可以在 Terminal 栏中自定义引线长度（Terminal length）和间距（Terminal space）。对于变压器，主副线圈（pri/sec）都可以自定义；对于电感，由于只有一个线圈，把信息填入 pri 对应的两个数据格中，sec 对应的两个数据格不动。
• 在 Layermap transform 栏中，会自动显示您在第一步中点击 Load 后载入的 layertrans.csv 的内容。您可以在这一栏进行二次修改。点击 Apply 后，任何修改的内容都会被更新到 layertrans.csv 中。因此，请对照工艺节点的 .layermap 文件，谨慎修改。

第四步： 填入目标 Library 和 Cell name

在最后一栏填写版图生成的目标 Library 与 Cell name，点击 Apply 之后，版图将在该 Cell 中成功落位。

第一步： 导入默认的 Library

首先在 RFIC Path 栏中，设置 RFIC-Generator 文件夹的路径。在 Pattern Choose 中选择有源电路的种类（目前仅支持 CSPA），点击 Load。一个默认的 Library 会被导入到您的设计环境中。这个默认的 Library 包含4个cell：DM_lvt4t ，DM_lvt6t ，lvt4t ，lvt6t 。4t 的晶体管和 6t 的晶体管端口数量不同，因此原理图的连线不同，我们将它们放到了不同的 Cell 中。名字中包含 DM 的原理图不包含 portAdapter，用来仿真并测量稳定性。 请注意：每一次点击 Load 都将导入一个默认Library，会将原来的 Library 覆盖。如果原来的 Library 中有需要保留的数据，请在下一次 Load 之前备份，或者对原来的 Library 进行改名，避免被覆盖。

第二步： 替换默认 Library 中的默认管

第一步中导入的默认 Library，包含默认的 4t 管或 6t 管，以及各自不同的 schematic。您需要将这些默认的 4t 管或 6t 管替换为实际工艺库中的管子。

在 Instance to replace 栏中，选择您使用的工艺库和管子，例如图中选择了 X40 库的 nmos_rf_lvt_6t 管。注意，您必须在 Source Schematic 中也选择带 6t 的 Cell。如果用 6t 的管子去替换了 4t 的原理图中的管子，连线是对不上的。如果您不慎替换错误了，请点击第一步中的 Load，覆盖一个新的默认 Library，重新进行管子的替换。

第三步： 选择模型文件

选择您的工艺库的模型文件。这对应 ADE-Setup-Model Libraries 中的模型文件，一般的名字可能是 toplevel.scs，仅供参考。

第四步： 输入 Generation Code

在上图的 Generation Code 栏中，您需要严格输入网页上 RFIC-GPT Online 给出的 Generation Code，不可有差错。随后点击 Apply 对默认 Library中的管子进行替换，生成正确的 schematic 和仿真文件。

第五步： 打开配置好的 ADE（webdisplay_state1 ）

在这里，您可以直接进行仿真，观察结果。

此处以变压器为例来说明，电感操作是类似的步骤。

• 请在 Setup File 中选择正确路径下、与所设计的工艺库相匹配的金属层配置文件（layertrans.csv ），否则修改后的版图会出现金属层丢失、报错等异常情况。如何正确设置此文件，请参考 金属层配置文件设置 部分。
• 如需使用此功能，需重复操作以上步骤，否则基于 Generation Code 的各项几何数据无法被正确赋上。

第一步： 将下载的 Generation Code 输入至 RFIC-GPT Code 栏中，生成版图；

第二步： 然后直接点击 RFIC-Generator 中的 Transformer Section，所需的对应值会直接赋上 。各拓扑参数具体释义可点击 Guide 查看；

第三步： 修改所需选项，下图以 width_pri(um) 为例，将原来的 9 调整为 18。修改完成后，选择所设计的 Library，需注意留意修改 Cell name（如不修改，则会覆盖）。完成后点击 Apply 后打开新建的 Cell，查看已调整的版图。

Q：封闭的设计环境中如何使用 RFIC-GPT？

A：有如下两种方式实现：

• 通过我们免费提供的离线导入软件 RFIC-Generator 协助完成设计，下载和使用请参考 RFIC-Generator 章节。
• 请邮件至：sales@icprophet.com，获取付费的离线专业版 RFIC-GPT Pro。

Q：手机端打开 RFIC-GPT Online 时，无法显示右侧界面怎么办？

A：选用 Firfox、Chrome 或其他浏览器，横屏模式下即可展示较完整的界面。

Q：提供的是具体哪个工艺库的支持？

A：顶层无源器件性质主要跟金属层厚度有关，您可通过选定的工艺节点的金属层厚度来得到对应器件/电路的结果。选择的金属层厚度跟具体使用的工艺库中金属层厚度越接近，结果越准确；有源电路结果与同一个工艺节点主流工艺库符合。如需技术协助，请邮件至：service@icprophet.com。

Q：RFIC-GPT Online 设计下载后，导入 Virtuoso 后图层丢失。

A：请检查：

• 网页所选的顶三层金属层厚度是否与所设计的 PDK 相应一致
• 金属层是否替换正确
• RFIC-Generator 是否为最新适用版
• RFIC-Generator 下的金属层配置文件（layertrans.csv ）是否正确填写并 Load

通过 RFIC-GPT Online 下载的版图，我们默认用户有可能使用去流片，如果用户工艺库里的金属层和 RFIC-GPT Online 金属层厚度差异较大，所得计算结果和实际会有差别。这种情况下，为了避免用户使用不正确的结果，会出现金属层丢失的情况，请您再次检查以上情况。如为科研探究，请在版图软件中解绑工艺库，重新打开已下载的版图，金属层将会正常显示。

Q：RFIC-GPT Online 输入参数后，点击计算，结果总是显示 85℃ 的条件吗？

A：目前总是提供 85℃ 的情况，因为实际芯片应用中存在过热的情况，商业产品设计有些也要求通过 85℃ 仿真测试。

电感 Q 值受温度影响，其他电学指标受温度影响较少。27℃ 的情况下，Q 值增加 2 左右，可以此推算和参考。

如需温度设置，请发邮件至：sales@icprophet.com，付费定制离线专业版 RFIC-GPT Pro。

Q：网页给出计算结果和所需器件/电路性能有偏差，应该如何优化？

A：建议通过设定不同的参数或修改单一参数，进行多次微调计算尝试。展示案例可参考：电感中的权衡设计结果、变压器中的权衡设计结果、匹配电路中的设计权衡结果等。若多次尝试后仍然无法得到满意的设计，可联系技术支持邮箱：service@icprophet.com，我们将根据具体情况提供更详细的建议和服务。

Q：如何在不提升变压器的初次级电感值，也尽量不改变耦合系数的的情况下，提高初次级电感的Q值？

A：可能要用叠层金属，但是叠层金属在做变压器时候只有一部分结构能做，复杂结构搭桥可能搭不出来。

P.S. RFIC-GPT Pro 支持：

• 叠层电感
• 8字型电感
• 以及其他类型电感

如有需求，请发邮件至：sales@icprophet.com。

Q：RFIC-GPT Online 设计的变压器可以提供抽头吗？

A：RFIC-GPT Online 不提供，RFIC-GPT Pro 中提供。如有需求，请发邮件至：sales@icprophet.com。

Q：如何在论文中引用 RFIC-GPT？

A：可采用以下方式：

• 在文章内：This inductor/balun/… is designed/generated by RFIC-GPT Online (service.icprophet.com) 或这个器件/…由RFIC-GPT Online (service.icprophet.com) 设计与生成。
• 在 Acknowledgement 中致谢：The author would like to thank ICProphet Inc for supporting RFIC-GPT Online (service.icprophet.com) 等。

更多信息，请邮件至：service@icprophet.com。

Q：是否提供GaN、GaAs或基板工艺？

A：目前 RFIC-GPT Online 提供的仅支持 CMOS 工艺。GaN、GaAs 或基板等未来可能推出，敬请关注。

Q：如何在 ADS 中使用 RFIC-GPT Online？

A：征得作者李博士同意，以下内容转载自李博士在 EETOP 论坛撰写的文章：【ADS】ADS仿真电感 - RFID IC 设计讨论 - EETOP 创芯网论坛（原名：电子顶级开发网），在此对李博士表示诚挚的谢意。

在射频集成电路设计中常常会涉及到电感的EM仿真。常见的EM仿真软件，如HFSS、EMX、ADS等都可以用来仿真电感。这篇帖子将通过一个简单的例子来说明用ADS仿真电感的基本操作步骤与注意事项。射频集成电路中其他无源部分的EM仿真也可以在ADS中按类似的步骤进行仿真。

步骤1. 准备衬底文件

1.1 用衬底编辑器eesofsubed.exe转换衬底

eesofsubed.exe是ADS中用来转换衬底文件的一种工具。但这一工具不能在ADS workspace中打开，只能在ADS安装目录（<ADS installation directory>\bin）下找到eesofsubed.exe才能运行。

eesofsubed.exe可以将几种类型的衬底文件转化为ADS可读取的形式，这里选择导入iRCX文件。点击File-Import iRCX File，在弹出窗口中设置好iRCX文件的路径、techfile和输出文件夹，然后点击Import就可以导入衬底文件。点击Import后，eesofsubed.exe会在刚刚设置的输出文件夹中生成可供ADS仿真的ltd文件。至此可以关闭eesofsubed.exe。关于eesofsubed.exe的详细说明，可以在ADS User Manual中搜索相关主题查阅。

1.2 ADS导入ltd文件

在ADS中打开需要进行仿真的workspace，在workspace点击File-Import-LTD Substrate File，设置好ltd文件路径（也就是刚刚生成的ltd文件）、library（一般就是当前library）和衬底名称，点击OK，就可以在当前workspace中生成可供仿真的衬底。

导入ltd文件后，每层的层号和 PDK 中的层号不能对应。这是因为当前的workspace只是为了仿真而设置的，在technology中不包含层信息。如果只有适用于Cadence virtuoso的PDK，可以按照layermap文件逐层修改每一层的层号。这一步主要是为了方便把Virtuoso中画好的布局stream out再在ADS里面stream in，避免每次在ADS里面stream in时都要修改层。

导入ltd文件后不包含硅衬底的信息。在衬底底部必须添加硅衬底，如果不添加，衬底底部的理想地和金属结构相距太近，仿真得到错误的结果。这里取衬底参数：相对介电常数11.9， 厚度700 um，电导率10 Ohm·cm。

Tips. ADS中可以设置”导出层“Derivated Layer。这种类型的层可以由普通层经过布尔运算得到，在涉及低层金属EM仿真时很有用。比如：CONT层的顶层是METAL1，底层可能是POLYG或者OD。画版图（或者GDSII文件里面）用到的是CONT层，这一层在衬底中并没有映射（不对应真实物理结构）。我们可以设置两个导出层cont_polyg和cont_od来分别表示连接到POLYG的CONT和连接到OD的CONT。其中cont_polyg是CONT层和POLYG层经过AND运算得到的，cont_od是CONT层和OD层经过AND运算得到的。这两个层可以分别映射到衬底中METAL1到POLYG的通孔层和METAL1到OD的通孔层。这样就可以仿真同一层对应不同物理层的情况。同样ctm和cbm层到METAL5的通孔也可以由VIA4和CTM/CBM层设置导出层来进行建模。关于ADS层设置，可以在ADS User Manual中查找technology主题查阅。

步骤2. 导入/处理GDSII文件

2.1 准备GDSII文件并导入到ADS中

准备好衬底后，就需要设计电感结构（也就是画电感版图）。从设计流程上来说，最为简单的方法是直接在ADS的版图工具内绘制，这样不需要通过GDSII文件来传递版图数据，只在ADS环境中完成设计。但ADS的版图工具功能比较单一（比如不能拖动多边形边沿、相对坐标移动操作很繁琐等），参考资料也较少，故一般不采用。常用的方法是在Virtuoso中画好电感版图，再导出GDSII文件，然后将生成的GDSII文件导入到ADS。这种方法虽然有繁琐的导入/导出流程，但可以利用Virtuoso中更好的版图工具。另外ADS Momentum（ADS的矩量法仿真引擎）也可以集成到Virtuoso中。这里用一种比较新颖的方式，利用RFIC-GPT Online直接生成所需的电感GDSII文件，然后导入到ADS中。这里用RFIC-GPT Online方法来验证ADS仿真的准确度，如果给定设计指标，ADS仿真结果和RFIC-GPT Online工具得到的结果匹配，说明ADS仿真设置正确。

首先在RFIC-GPT Online中设置设计指标，这里以一个工作频率为24G的电感为例：电感值为120 pH，品质因数15，工艺节点和衬底工艺节点匹配（130 nm），电感位于METAL6，对应厚度3.35 um，信号传输方式设置为差分。在RFIC-GPT Online中选择需要的电感GDSII文件并下载。

在ADS中创建一个layout cell，然后点击File-Import，在弹出窗口中选择GDSII Stream Format，然后设置刚刚下载的电感GDSII文件，其他选项保持默认，点击OK。此时将创建一个新的cell（DUT cell），名称和GDSII文件的名称相同，其中包含一个layout view。

2.2 处理ADS Layout

刚刚导入的GDSII需要进行一定的修改才能进行仿真。首先需要更改金属层，因为从网站上下载的GDSII文件层映射不正确。这里将电感主体的层换到METAL6，中间过渡部分换到的METAL5，交叉处的过孔换到VIA5。

之后需要删除原来的pin（也就是上图中绿色框部分），在ADS中添加新的pin，放置在电感接口边缘。由于pin已经放置在电感接口边缘，在仿真时接口边缘就是等电位的，因此pin可以设置为dot类型或者和边缘等长度的edge类型，对仿真没有影响。

步骤3. 仿真与数据后处理

3.1 EM仿真设置

在电感layout界面中，新建一个EM setup view，然后按照仿真需求设置EM仿真。通常设置仿真器为momentum RF，仿真频率根据工作频率设置，这里设为0G-100G；网格密度可以适当设置的密一些，这里保留默认值20；对于一些半节点工艺，还需要根据 PDK 说明文档设置scale factor，才能得到准确的仿真结果。ADS EM仿真设置有很多选项，每个选项的含义不尽相同，可以参考ADS User Manual中的说明来设置，得到最接近真实情况的仿真结果。

Tips. ADS中有三种不同的仿真器，分别为Momentum RF、Momentum Microwave和FEM。这三种仿真器的特点简要比较如下：

1. Momentum RF/Microwave使用矩量法进行仿真。矩量法假设衬底在二维方向上无限延伸，通过计算衬底中的格林函数来求解EM问题。因此，在矩量法中只需要对金属层划分网格，网格数目较少；而FEM需要截断求解区域并设置边界条件，在求解区域内都要进行网格划分，网格数目较多。

2. Momentum RF是用准静态方法计算不同频率下衬底的格林函数，而Momentum Microwave是用全波方法计算频率范围内的格林函数。第一次EM仿真时，仿真器会计算并存储对应的格林函数。若保持衬底不变，仿真频率范围改变，使用RF仿真器不需要重新计算格林函数，但使用Microwave就需要重新计算格林函数；若改变了衬底，则两种方法都需要重新计算格林函数。

3. 对射频集成电路设计来说，可以先采用Momentum RF进行仿真设计，这样能保证合适的精度，仿真速度也较快；在全版EM仿真中就可以采用Momentum Microwave或FEM进行仿真，以获得更准确的结果。

3.2 搭建testbench

在DUT cell中新建一个symbol view。这里可以选择look alike，将版图的缩略图作为symbol。当仿真结构具有很多个端口时，这样可以比较容易确定连接关系。

新建一个testbench cell，在里面搭建DUT所对应的testbench。这里用一端口驱动一个理想balun，再将balun和电感差分连接。这样可以直接仿真差分电感性能。放置S参数控件，在控件中设置仿真频率和设置输出Z参数，直接在dataset里面就可以保存Z11（默认设置时只保存S11）

点击Choose View For Simulation，再点击DUT电感，选择emModel，就可以在仿真时调用刚刚EM仿真得到的S参数文件。

仿真testbench，在数据显示界面中添加方程和图片，就可以直接查看仿真结果。testbench仿真结果中所有的参数都已经是差分化的参数，方程形式很简单。仿真结果如下所示，可以看到在24G下电感值为116 pH，品质因数为14.32，和在RFIC-GPT Online中设置的设计指标非常接近，说明ADS仿真流程正确，也说明RFIC-GPT Online的生成结果准确。

Q：RFIC-Generator 安装时遇到 “Permission denied”，怎么处理？

A：请检查所指定的文件以及目录当前账户下是否有足够的权限。您可以使用 chmod 命令给 cds.lib 和 .cdsinit 文件添加读写权限：

chmod +rw .cdsinit
chmod +rw cds.lib

您也可以切换至管理员账户，将 .cdsinit 以及 cds.lib 文件的所有人改为当前账户。

添加权限完毕后，请再次重新运行安装脚本 install.sh 。

注意：在 Vmware Workstation 遇到 “Permission Denied” 时，请不要把 RFIC-Generator 的文件夹放在 vmware tools 的 /mnt/hgfs 这个共享文件夹里，vmware tools 不太稳定容易 crash。如果是个人用户，可以直接放在 /home 目录里。如果平时是从 /home 目录直接启动 Virtuoso，会自动生成 cds.lib 及 .cdsinit ，请确保这两个文件放在自己的 home里。

如果 home目录中没有 .cdsinit 文件，可以在 RFIC-Generator 安装时直接填入 /home/IC/.cdsinit ，RFIC-Generator 的安装程序会自动创建此文件。

Q：安装 RFIC-Generator 导入版图后，遇到这个报错 “Error: Fail to open input stream file, check that file exists in the run directory and that you have permission to read it”，怎么处理？

A：请检查 RFlC_Generator/RFlC_Passive_Generator/product_file /bin 目录的 control 文件有没有执行权限。

如没有，请在此文件夹下的终端输入以下命令：

chmod +x control

Q：安装完 RFIC-Generator 后，其他软件（如Calibre、EMX等）没有了，应如何处理？

A：安装程序需要对 .cdsinit 文件进行修改。.cdsinit 文件是一个隐藏文件，请确保您填写的路径是正确的。如果您填写的 .cdsinit 文件不存在，安装程序可以为您创建一个。请确保您的账户拥有修改该文件的权限。

如果您是设计环境的管理员，需要输入Cadence安装目录下的总控 .cdsinit 路径（一般默认为：/tools/IC*/tools/dfII/local/.cdsinit ）。若您的Cadence安装目录下没有local文件夹，请新建一个 local 文件夹，在 local 文件夹下新建 .cdsinit 文件并在 .cdsinit 文件中输入以下代码：

If(isFile("./.cdsinit") then loadi("./.cdsinit")
else if(isFile("~/.cdsinit") then loadi("~/.cdsinit"))

Q：RFIC-Generator 安装后，使用 Passive Generator 时提示有“ *Error* gets: argument #1 should be an I/0 port(type template = “p”) - nil ”错误，如下图所示，或有 Permission Denied 无法使用的情况，这是什么原因？

A：请将 RFIC-Generator 下载的压缩包在 Linux 系统下解压，再安装。Window 系统下解压会出现异常错误。如已在 Windows 下解压安装，请卸载 RFIC-Generator 后重新按要求安装。

Q：RFIC-Generator 是不是只可以用在 Virtuoso IC618 版本？IC51 版本能用吗？

A：RFIC-Generator 适配 Virtuoso IC618，IC51 会出现不兼容的情况。如有特别需要，我们提供付费定制兼容版本，请邮件至：service@icprophet.com。

Q：可否提供 ADS 版的 RFIC-Generator？

A：需付费定制提供，请邮件至：service@icprophet.com。

Q：RFIC-GPT Online 下载的无源器件版图，应该使用哪个 EM 工具来仿真？

A：业内标准的电磁仿真软件均可使用，但需添加仿真条件，如 85°C 温度、电流均匀分布等。假设您使用的是 EMX，在窗口中的 Advanced options 内的 Other command-line options 内的 EMX 框中输入以下命令：

--temperature=85 --uniform-sources

• 除电感外，建议优先选择 n-port 作为器件类型做 EM 仿真，避免器件类型选择错误。

Q：如何验证下载的无源器件/电路的性能结果？

A：建议使用以下流程：RFIC-GPT Online 下载版图、正确导入 Virtuoso 或其他版图工具后，进行电磁仿真提取 S 参数文件，创建相应 Symbol，将 Symbol 放入正确搭建的电感、变压器或匹配电路的 Testbench 中，在 ADE L 中输入公式或添加设置后，得到无源器件/电路的性能结果。

参考：版图工具中Symbol的生成、电感的Testbench、电感的Q和L公式。 用户视频分享： https://www.bilibili.com/video/BV1sts6eVEJN

如性能结果与 RFIC-GPT Online 展示的偏差大于 5%，请联系我们：service@icprophet.com。

Q：RFIC-GPT Online 生成的版图或原理图重命名后，无法使用 EMX 仿真，这是什么原因？

A：这是因为重命名的名字隐含“.”字符，违反了 EMX 的命名规则，致使 EMX 无法正常使用。

• 如果通过 Import 直接导入到 Virtuoso，重命名时需避免“.”字符；
• 如果通过 RFIC-Generation 的 Generation Code 导入，在界面右下方 Cell name 位置进行重命名操作，避免“.”字符。

RFIC-GPT Pro 是专门提供给商业用户的离线操作软件。它在使用者的设计环境上安装，嵌入在版图设计软件界面中；提供比在线版更便捷的操作体验；支持更多的射频器件结构和电路架构；版图生成和微调更易操作，自动实现 Dummy、Guard Ring 等多项版图功能。

RFIC-Generator、RFIC-GPT Online（在线版）、RFIC-GPT Pro（离线专业版）之间的功能区别如下表：

如您需要使用 RFIC-GPT Pro，请联系 sales@icprophet.com 或致电 180-1931-2181。

如您的问题未包含在 FAQ 中，请发邮件告知我们：service@icprophet.com。

此处提供一个通用、直观的了解方法。如某 40nm 工艺节点，假如你使用的是EMX，可通过点击 “Scaled” 找到以下信息：

• 如设计 ALPA 层，请选择 2.9；
• 如设计 MTT2 层，请选择 3.4；
• 如设计 TM1 层，请选择 0.9。

请注意： 以个人所设计的 PDK 为准查看金属层厚度；如 RFIC-GPT Online 不提供你所需的厚度设计组合，以下为一些使用 RFIC-GPT Online 的建议：

1. 反馈所需厚度至：service@icprophet.com 或我们技术支持微信 icprophetRP，我们将根据实际研发进度以确定是否/何时上线；

2. 在设计条件允许情况下，优先利用 RFIC-GPT Online 对已提供厚度对应的层进行电路设计；

3. 可利用 RFIC-GPT Online 做一定的设计参考。理论上 ，同一版图的情况下，金属层增厚，Q值也会增大，L值受影响较小。因此可以在网页搜索时，对参数设置进行适当调整，以此得到较好的初始版图。不过，这个方法较为依赖工程师的手工调整能力与经验，仅供参考 。

4. 如非流片项目，仅为 RFIC 设计学习，可考虑重新安装 PDK 与修改其 .proc 文件，即可正常使用 RFIC-GPT Online。

本节介绍如何查找 PDK 中对应的顶三层金属层，及其 drawing 的 stream 和 datatype number。

首先打开 PDK 文件夹中的 .techfile 文件，在 .techfile 文件中 Ctrl+F 搜索 “layerrules”，了解此 PDK 的金属层规则。

一般来说，层信息越靠后越是顶层金属层，即最后的三层金属层（metal）及二层打孔层（cut）是我们所需的信息。

金属层信息图像化展示：

然后在 .layermap 文件中根据金属层名称（ALPA、MTT2、TM1）及打孔层名称（PA、TV2）Ctrl+F 搜索各层对应 drawing 的 stream 及 datatype number，如：

请注意： 以个人所设计的 PDK 为准确查找对应信息

在 Testbench 中，经常需要生成所需器件的 symbol，本节以创建电感 symbol 为例，介绍在版图工具 Virtuoso 中如何操作。

1.新建 Cellview

2.在新建的 Cellview 中加入 analogLib 中的 nport 器件

3.设置 nport 器件参数

Tips:
无中心抽头的电感，器件端口数填 “2”；有中心抽头的电感，器件端口数填 “3”。
无中心抽头的变压器，器件端口数填 “4”；有中心抽头的变压器，器件端口数填 “6”。

4.点击左上角 Create → Pin 以此创建 Pin 脚

5.点击左上角工具栏 Create→ Cellview→ Form_Cellview 生成 symbol

6.输入 pin 脚在 symbol 中的所需位置，点击 OK

7.Symbol 生成完成

LVS（Layout vs. Schematic）验证是指Layout的器件连接关系与 Schematic 的器件连接关系的对比，验证二者是否完全一致。在一般的电路版图中，我们只需要正确地使用金属层（或其他可用于连接的层）连接与原理图相对应的器件版图的各端口，并为所有的 port 打上 pin，即可通过 LVS 的验证。但是在无源网络（如电感、变压器）的版图中，并不存在实际的器件。若我们在一个使用顶层金属绘制的电感版图的两个端口打上 pin，是无法通过LVS验证的，这是因为软件会将通过金属相连的两个 pin 之间识别为短路。因此，以电感为例，为了通过 LVS，我们需要为电感的版图添加一个 schematic，并在 schematic 中为电感的两个端口之间连接一个“虚拟的器件”，并且需要在版图中，将电感的金属线从中间任意处断开，连接上这个“虚拟的器件”，这样就能通过 LVS 的验证。为了不影响原来版图的电气参数，这个“虚拟的器件”一般为与原电感版图使用金属同一层的金属电阻，电阻的长度可以尽量短，只需要正确进行连接即可。这个金属电阻可以在工艺库中找到，例如在某工艺节点下 M9 层的金属电阻的名字为 rm9w。

RFIC-GPT Online 生成的无源网络在某些工艺节点已经把所需金属电阻（即 RMDMY.drX（X 为对应层的数字）添加好了，如下图变压器版图：

如果导入后没有，可以自行对应添加，即选中 RMDMY.drX 层后添加矩形或调用工艺库里面的金属电阻 rmXw 均可。

在 layout 里面 pin 之间加入金属电阻后，对应制作一个反映它连接关系的 schematic，如下图：

说明：

1. 无需担心金属电阻会影响无源网络的 Q 值之类的，因为金属电阻本质上是金属做的，电感也是金属。事实上金属电阻是在一层金属上面盖了一层识别的 dummy 层。所以也可以不调用 PDK 里的金属电阻，直接在电感上添加金属电阻识别层；
2. 如果无源网络复杂起来了，金属电阻的数量就会上去，只要保证能够把两个 pin 隔开；
3. schematic_nport 不能用来做 LVS，只用来跑仿真验证性能。一般一个无源网络的 Cell 下有如下几个 View：layout、schematic、schematic_nport_xxx、symbol。前两个用来做 LVS，第三个用来跑仿真。

v1.241212

• 新增螺旋电感
• 新增变压器SRF限制
• 新增单转单信号传输方式
• 如果需要结合RFIC-Generator使用以上新增功能，则须更新RFIC-Generator至最新版本

v1.240520 Hotfix 1

• 修复已知bug

v1.240520

• 增加变压器结构
• 进一步优化后端算法
• 如果需要结合RFIC-Generator使用以上新增功能，则须更新RFIC-Generator至最新版本

v1.240125

• 130nm 提供更多金属层厚度选择
• CSPA有源电路设计新增 65nm工艺节点
• 变压器增加更多结构选择
• 如果需要结合RFIC-Generator使用以上新增功能，则须更新RFIC-Generator至最新版本

v1.231228

• 新增有源电路CSPA 28工艺节点
• 如果需要结合RFIC-Generator使用以上新增功能，则须更新RFIC-Generator至最新版本

v1.231123

• 一般性Bug修复更新
• 如果需要结合RFIC-Generator使用以上新增功能，则须更新RFIC-Generator至最新版本

v1.231108

• 新增有源电路CSPA
• 新增变压器110 工艺节点

v1.230925

• 匹配/宽频匹配的计算速度3-10倍提升

v1.23905

• GDSII生成程序更新
• 企业账户上线

v1.230814

• 电感/变压器计算速度3-10倍提升
• 电感/变压器可选择长宽限制

v1.230728

• 新增器件 宽频多值匹配

v1.230625

• 新增 22nm 和 130nm 工艺节点
• 新增 “推荐奖励”栏目

v1.230608

• 变压器模块增加了主副线圈同层变压器同侧进出的选择,同时提高了变压器设计范围

v1.230526

• 增加了55nm工艺节点
• 增加已下载文件查询

v1.230520

• 增加了28nm 工艺节点
• 优化了网页端界面

v1.241212

• 新增螺旋电感拓扑参数生成结构
• 界面默认值更新

v1.240520 Hotfix 1

• 配合RFIC-GPT Online v1.240520 Hotfix 1
• 修复已知bug

v1.240520

• 配合RFIC-GPT Online v1.240520
• 增加变压器结构
• 修复已知bug

v1.240125

• 配合RFIC-GPT Online v1.240125

v1.231228

• 配合RFIC-GPT Online v1.231228
• Active Tool（有源部分〕新增4端口晶体管的Testbench功能

v1. 231218

• 配合RFIC-GPT Online v1.231123
• 集成Passive及Active功能
• 新增以拓扑参数生成电感及变压器版图的离线功能

v1.231123

• 配合RFIC-GPT Online v1.231123